NO IMAGE

一般規則

1.1 PCB板上預劃分數字、模擬、DAA訊號佈線區域。

1.2 數字、模擬元器件及相應走線儘量分開並放置於各自的佈線區域內。

1.3 高速數字訊號走線儘量短。

1.4 敏感模擬訊號走線儘量短。

1.5 合理分配電源和地。

1.6 DGND、AGND、實地分開。

1.7 電源及臨界訊號走線使用寬線。

1.8 數位電路放置於並行匯流排/序列DTE介面附近,DAA電路放置於電話線介面附近。

2. 元器件放置2.1 在系統電路原理圖中:

a) 劃分數字、模擬、DAA電路及其相關電路;

b) 在各個電路中劃分數字、模擬、混合數字/模擬元器件;

c) 注意各IC晶片電源和訊號引腳的定位。

2.2 初步劃分數字、模擬、DAA電路在PCB板上的佈線區域(一般比例2/1/1),數字、模擬元器件及其相應走線儘量遠離並限定在各自的佈線區域內。Note:當DAA電路佔較大比重時,會有較多控制/狀態訊號走線穿越其佈線區域,可根據當地規則限定做調整,如元器件間距、高壓抑制、電流限制等。2.3 初步劃分完畢後,從Connector和Jack開始放置元器件:

a) Connector和Jack周圍留出外掛的位置;

b) 元器件周圍留出電源和地走線的空間;

c) Socket周圍留出相應外掛的位置。

2.4 首先放置混合型元器件(如Modem器件、A/D、D/A轉換晶片等):

a) 確定元器件放置方向,儘量使數字訊號及模擬訊號引腳朝向各自佈線區域;b) 將元器件放置在數字和模擬訊號佈線區域的交界處。

2.5 放置所有的模擬器件:

a) 放置類比電路元器件,包括DAA電路;

b) 模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF訊號走線的一面;

c) TXA1、TXA2、RIN、VC、VREF訊號走線周圍避免放置高噪聲元器件;d) 對於序列DTE模組,DTE EIA/TIA-232-E系列介面訊號的接收/驅動器儘量靠近Connector並遠離高頻時鐘訊號走線,以減少/避免每條線上增加的噪聲抑制器件,如阻流圈和電容等。

2.6 放置數字元器件及去耦電容:

a) 數字元器件集中放置以減少走線長度;

b) 在IC的電源/地間放置0.1uF的去耦電容,連線走線儘量短以減小EMI;

c) 對並行匯流排模組,元器件緊靠Connector邊緣放置,以符合應用匯流排介面標準,如ISA匯流排走線長度限定在2.5in;

d) 對序列DTE模組,介面電路靠近Connector;e) 晶振電路儘量靠近其驅動器件。

2.7 各區域的地線,通常用0 Ohm電阻或bead在一點或多點相連。

3. 訊號走線

3.1 Modem訊號走線中,易產生噪聲的訊號線和易受干擾的訊號線儘量遠離,如無法避免時要用中性訊號線隔離。Modem易產生噪聲的訊號引腳、中性訊號引腳、易受干擾的訊號引腳如下表所示:

3.2 數字訊號走線儘量放置在數字訊號佈線區域內;模擬訊號走線儘量放置在模擬訊號佈線區域內;(可預先放置隔離走線加以限定,以防走線布出佈線區域)數字訊號走線和模擬訊號走線垂直以減小交叉耦合。

3.3 使用隔離走線(通常為地)將模擬訊號走線限定在模擬訊號佈線區域。

a) 模擬區隔離地走線環繞模擬訊號佈線區域布在PCB板兩面,線寬50-100mil;

b) 數字區隔離地走線環繞數字訊號佈線區域布在PCB板兩面,線寬50-100mil,其中一面PCB板邊應布200mil寬度。

3.4 並行匯流排介面訊號走線線寬》10mil(一般為12-15mil),如/HCS、/HRD、/HWT、/RESET。

3.5 模擬訊號走線線寬》10mil(一般為12-15mil),如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。

3.6 所有其它訊號走線儘量寬,線寬》5mil(一般為 10mil),元器件間走線儘量短(放置器件時應預先考慮)

3.7 旁路電容到相應IC的走線線寬》25mil,並儘量避免使用過孔。

3.8 通過不同區域的訊號線(如典型的低速控制/狀態訊號)應在一點(首選)或兩點通過隔離地線。如果走線只位於一面, 隔離地線可走到PCB的另一面以跳過訊號走線而保持連續。

3.9 高頻訊號走線避免使用90度角彎轉,應使用平滑圓弧或45度角。

3.10 高頻訊號走線應減少使用過孔連線。

3.11 所有訊號走線遠離晶振電路。

3.12 對高頻訊號走線應採用單一連續走線,避免出現從一點延伸出幾段走線的情況。

3.13 DAA電路中,穿孔周圍(所有層面)留出至少60mil的空間。

3.14 清除地線環路,以防意外電流回饋影響電源。

4. 電源

4.1 確定電源連線關係。

4.2 數字訊號佈線區域中,用10uF電解電容或鉭電容與0.1uF瓷片電容並聯後接在電源/地之間。在PCB板電源入口端和最遠端各放置一處,以防電源尖峰脈衝引發的噪聲干擾。

4.3 對雙面板,在用電電路相同層面中,用兩邊線寬為 200mil的電源走線環繞該電路。(另一面須用數字地做相同處理)

4.4 一般地,先布電源走線,再布訊號走線。

5. 地

5.1雙面板中,數字和模擬元器件(除DAA)周圍及下方未使用之區域用數字地或模擬地區域填充,各層面同類地區域連線在一起,不同層面同類地區域通過多個過孔相連:Modem DGND引腳接至數字地區域,AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。

5.2 四層板中,使用數字和模擬地區域覆蓋數字和模擬元器件(除DAA);Modem DGND引腳接至數字地區域,AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。

5.3 如設計中須EMI過濾器,應在介面插座端預留一定空間,絕大多數EMI器件(Bead/電容)均可放置在該區域;未使用之區域用地區域填充,如有遮蔽外殼也須與之相連。

5.4 每個功能模組電源應分開。功能模組可分為:並行匯流排介面、顯示、數位電路(SRAM、EPROM、Modem)和DAA等,每個功能模組的電源/地只能在電源/地的源點相連。

5.5 對序列DTE模組,使用去耦電容減少電源耦合,對電話線也可做相同處理。

5.6 地線通過一點相連,如可能,使用Bead;如抑制EMI需要,允許地線在其它地方相連。

5.7 所有地線走線儘量寬,25-50mil。5.8 所有IC電源/地間的電容走線儘量短,並不要使用過孔。

6. 晶振電路

6.1 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線儘量短,以減少噪聲干擾及分佈電容對Crystal的影響。XTLO走線儘量短,且彎轉角度不小於45度。(因XTLO連線至上升時間快,大電流之驅動器)

6.2 雙面板中沒有地線層,晶振電容地線應使用盡量寬的短線連線至器件上離晶振最近的DGND引腳,且儘量減少過孔。

6.3 如可能,晶振外殼接地。

6.4 在XTLO引腳與晶振/電容節點處接一個100 Ohm電阻。

6.5 晶振電容的地直接連線至 Modem的GND引腳,不要使用地線區域或地線走線來連線電容和Modem的GND引腳。

7. 使用EIA/TIA-232介面的獨立Modem設計

7.1 使用金屬外殼。 如果須用塑料外殼,應在內部貼金屬箔片或噴導電物質以減小EMI。

7.2 各電源線上放置相同模式的Choke。

7.3 元器件放置在一起並緊靠EIA/TIA-232介面的Connector。

7.4 所有EIA/TIA-232器件從電源源點單獨連線電源/地。電源/地的源點應為板上電源輸入端或調壓晶片的輸出端。

7.5 EIA/TIA-232電纜訊號地接至數字地。針對模擬訊號,再作一些詳細說明:類比電路的設計是工程師們最頭疼、但也是最致命的設計部分,儘管目前數位電路、大規模積體電路的發展非常迅猛,但是類比電路的設計仍是不可避免的,有時也是數位電路無法取代的,例如 RF 射頻電路的設計!這裡將類比電路設計中應該注意的問題總結如下,有些純屬經驗之談,還望大家多多補充、多多批評指正!。

(1)為了獲得具有良好穩定性的反饋電路,通常要求在反饋環外面使用一個小電阻或扼流圈給容性負載提供一個緩衝。

(2)積分反饋電路通常需要一個小電阻(約 560 歐)與每個大於 10pF 的積分電容串聯。

(3)在反饋環外不要使用主動電路進行濾波或控制 EMC 的 RF 頻寬,而只能使用被動元件(最好為 RC 電路)。僅僅在運放的開環增益比閉環增益大的頻率下,積分反饋方法才有效。在更高的頻率下,積分電路不能控制頻率響應。

(4)為了獲得一個穩定的線性電路,所有連線必須使用被動濾波器或其他抑制方法(如光電隔離)進行保護。

(5)使用 EMC 濾波器,並且與 IC 相關的濾波器都應該和本地的 0V 參考平面連線。

(6)在外部電纜的連線處應該放置輸入輸出濾波器,任何在沒有遮蔽系統內部的導線連線處都需要濾波,因為存在天線效應。另外,在具有數字訊號處理或開關模式的變換器的遮蔽系統內部的導線連線處也需要濾波。

(7)在模擬 IC 的電源和地參考引腳需要高質量的 RF 去耦,這一點與數字 IC 一樣。但是模擬 IC 通常需要低頻的電源去耦,因為模擬元件的電源噪聲抑制比(PSRR)在高於 1KHz 後增加很少。在每個運放、比較器和資料轉換器的模擬電源走線上都應該使用 RC 或 LC 濾波。電源濾波器的拐角頻率應該對器件的 PSRR 拐角頻率和斜率進行補償,從而在整個工作頻率範圍內獲得所期望的 PSRR 。

(8)對於高速模擬訊號,根據其連線長度和通訊的最高頻率,傳輸線技術是必需的。即使是低頻訊號,使用傳輸線技術也可以改善其抗干擾性,但是沒有正確匹配的傳輸線將會產生天線效應。

(9)避免使用高阻抗的輸入或輸出,它們對於電場是非常敏感的。

(10)由於大部分的輻射是由共模電壓和電流產生的,並且因為大部分環境的電磁干擾都是共模問題產生的,因此在類比電路中使用平衡的傳送和接收(差分模式)技術將具有很好的 EMC 效果,而且可以減少串擾。平衡電路(差分電路)驅動不會使用 0V 參考系統作為返回電流回路,因此可以避免大的電流環路,從而減少 RF 輻射。

(11)比較器必須具有滯後(正反饋),以防止因為噪聲和干擾而產生的錯誤的輸出變換,也可以防止在斷路點產生振盪。不要使用比需要速度更快的比較器(將 dV/dt 保持在滿足要求的範圍內,儘可能低)。

(12)有些模擬 IC 本身對射頻場特別敏感,因此常常需要使用一個安裝在 PCB 上,並且與 PCB 的地平面相連線的小金屬遮蔽盒,對這樣的模擬元件進行遮蔽。注意,要保證其散熱條件。

其它PCB資料:http://bbs.16rd.com/citiao-jishu-PCB.html