PCB抗干擾設計原則(轉)

NO IMAGE

 一 電源線佈置:

1、電源線、地線的走向應與資料的傳遞方向一致。

二 地線佈置:

1、數字地與模擬地分開。

2、接地線應儘量加粗,致少能通過3倍於印製板上的允許電流,一般應達2~3mm。

3、接地線應儘量構成死迴圈迴路,這樣可以減少地線電位差。

三 去耦電容配置:

1、印製板電源輸入端跨接10~100μF的電解電容,若能大於100μF則更好。

2、每個整合晶片的Vcc和GND之間跨接一個0.01~0.1μF的陶瓷電容。如空間不允許,可為每4~10個晶片配置一個1~10μF的鉭電容。

3、對抗噪能力弱,關斷電流變化大的器件,以及ROM、RAM,應在Vcc和GND間接去耦電容。

4、在微控制器復位端“RESET”上配以0.01μF的去耦電容。

5、去耦電容的引線不能太長,尤其是高頻旁路電容不能帶引線。

四 器件配置:

1、時鐘發生器、晶振和CPU的時鐘輸入端應儘量靠近且遠離其它低頻器件。

2、小電流電路和大電流電路儘量遠離邏輯電路。

3、印製板在機箱中的位置和方向,應保證發熱量大的器件處在上方。

五 功率線、交流線和訊號線分開走線

功率線、交流線儘量佈置在和訊號線不同的板上,否則應和訊號線分開走線。

六 其它原則:

1、匯流排加10K左右的上拉電阻,有利於抗干擾。

2、佈線時各條地址線儘量一樣長短,且儘量短。

3、PCB板兩面的線儘量垂直佈置,防相互干擾。

4、去耦電容的大小一般取C=1/F,F為資料傳送頻率。

5、不用的管腳通過上拉電阻(10K左右)接Vcc,或與使用的管腳並接。

6、發熱的元器件(如大功率電阻等)應避開易受溫度影響的器件(如電解電容等)。

7、採用全譯碼比線譯碼具有較強的抗干擾性。

    為扼制大功率器件對微控制器部分數字元元電路的干擾及數位電路對類比電路的干擾,數字地`模擬地在接向公共接地點時,要用高頻扼流環。這是一種圓柱形鐵氧體磁性材料,軸向上有幾個孔,用較粗的銅線從孔中穿過,繞上一兩圈,這種器件對低頻訊號可以看成阻抗為零,對高頻訊號干擾可以看成一個電感..(由於電感的直流電阻較大,不能用電感作為高頻扼流圈).

    當印刷電路板以外的訊號線相連時,通常採用遮蔽電纜。對於高頻訊號和數字訊號,遮蔽電纜的兩端都接地,低頻模擬訊號用的遮蔽電纜,一端接地為好。?

    對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路,應該用金屬罩遮蔽起來。鐵磁遮蔽對500KHz的高頻噪聲效果並不明顯,薄銅皮遮蔽效果要好些。使用鏍絲釘固定遮蔽罩時,要注意不同材料接觸時引起的電位差造成的腐蝕

七 用好去耦電容

    積體電路電源和地之間的去耦電容有兩個作用:一方面是本積體電路的蓄能電容,另一方面旁路掉該器件的高頻噪聲。數位電路中典型的去耦電容值是0.1μF。這個電容的分佈電感的典型值是5μH。0.1μF的去耦電容有5μH的分佈電感,它的並行共振頻率大約在7MHz左右,也就是說,對於10MHz以下的噪聲有較好的去耦效果,對40MHz以上的噪聲幾乎不起作用。

    1μF、10μF的電容,並行共振頻率在20MHz以上,去除高頻噪聲的效果要好一些。

    每10片左右積體電路要加一片充放電電容,或1個蓄能電容,可選10μF左右。最好不用電解電容,電解電容是兩層薄膜捲起來的,這種捲起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。

    去耦電容的選用並不嚴格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。

    在焊接時去耦電容的引腳要儘量短,長的引腳會使去耦電容本身發生自共振。例如1000pF的瓷片電容引腳長度為6.3mm時自共振的頻率約35MHz,引腳長12.6mm時為32MHz。

八 降低噪聲和電磁干擾的經驗

印刷電路板的抗干擾設計原則

1. 可用串個電阻的辦法,降低控制電路上下沿跳變速率。

2. 儘量讓時鐘訊號電路周圍的電勢趨近於0,用地線將時鐘區圈起來,時鐘線要儘量短。

3. I/O驅動電路儘量靠近印製板邊。

4. 閒置不用的閘電路輸出端不要懸空,閒置不用的運放正輸入端要接地,負輸入端接輸出端。

5. 儘量用45°折線而不用90°折線, 佈線以減小高頻訊號對外的發射與耦合。

6. 時鐘線垂直於I/O線比平行於I/O線干擾小。

6. 元件的引腳要儘量短。

8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線。

9. 弱訊號電路、低頻電路周圍地線不要形成電流環路。

10. 需要時,線路中加鐵氧體高頻扼流圈,分離訊號、噪聲、電源、地。

印製板上的一個過孔大約引起0.6pF的電容;一個積體電路本身的封裝材料引起2pF~10pF的分佈電容;一個線路板上的接外掛,有520μH的分佈電感;一個雙列直插的24引腳積體電路插座,引入4μH~18μH的分佈電感.

Protel使用時應注意問題

Protel技術大全

1.原理圖常見錯誤:

(1)ERC報告管腳沒有接入訊號:

a.建立封裝時給管腳定義了I/O屬性;

b.建立元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上;

c.建立元件時pin方向反向,必須非pin name端連線。

(2)元件跑到圖紙界外:沒有在元件庫圖表紙中心建立元件。

(3)建立的工程檔案網路表只能部分調入pcb:生成netlist時沒有選擇為global。

(4)當使用自己建立的多部分組成的元件時,千萬不要使用annotate.

2.PCB中常見錯誤:

(1)網路載入時報告NODE沒有找到:

a.原理圖中的元件使用了pcb庫中沒有的封裝;

b.原理圖中的元件使用了pcb庫中名稱不一致的封裝;

c.原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極體:sch中pin number為e,b,c,而pcb中為1,2,3。

(2)列印時總是不能列印到一頁紙上:

a.建立pcb庫時沒有在原點;

b.多次移動和旋轉了元件,pcb板界外有隱藏的字元。選擇顯示所有隱藏的字元,縮小pcb,然後移動字元到邊界內。

(3)DRC報告網路被分成幾個部分:

表示這個網路沒有連通,看報告檔案,使用選擇CONNECTED COPPER查詢。

另外提醒朋友儘量使用WIN2000,減少藍屏的機會;多幾次匯出檔案,做成新的DDB檔案,減少檔案尺寸和PROTEL僵死的機會。如果作較複雜得設計,儘量不要使用自動佈線。

在PCB設計中,佈線是完成產品設計的重要步驟,可以說前面的準備工作都是為它而做的,在整個PCB中,以佈線的設計過程限定最高,技巧最細。工作量最大。PCB佈線有單面佈線。雙面佈線及多層佈線。佈線的方式也有兩種:自動佈線及互動式佈線,在自動佈線之前,可以用互動式預先對要求比較嚴格的線進行佈線,輸入端與輸出端的邊線應避免相鄰平行,以免產生反射干擾。必要時應加地線隔離,兩相鄰層的佈線要互相垂直,平行容易產生寄生耦合。

自動佈線的布通率,依賴於良好的佈局,佈線規則可以預先設定,包括走線的彎曲次數。導通孔的數目。步進的數目等。一般先進行探索式布經線,快速地把短線連通,然後進行迷宮式佈線,先把要布的連線進行全域性的佈線路徑優化,它可以根據需要斷開已布的線。並試著重新再佈線,以改進總體效果。

對目前高密度的PCB設計已感覺到貫通孔不太適應了,它浪費了許多寶貴的佈線通道,為解決這一矛盾,出現了盲孔和埋孔技術,它不僅完成了導通孔的作用,還省出許多佈線通道使佈線過程完成得更加方便,更加流暢,更為完善,PCB板的設計過程是一個複雜而又簡單的過程,要想很好地掌握它,還需廣大電子工程設計人員去自已體會,才能得到其中的真諦。

1電源。地線的處理

既使在整個PCB板中的佈線完成得都很好,但由於電源。地線的考慮不周到而引起的干擾,會使產品的效能下降,有時甚至影響到產品的成功率。所以對電。地線的佈線要認真對待,把電。地線所產生的噪音干擾降到最低限度,以保證產品的質量。

對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因,現只對降低式抑制噪音作以表述:

眾所周知的是在電源。地線之間加上去耦電容。

儘量加寬電源。地線寬度,最好是地線比電源線寬,它們的關係是:地線>電源線>訊號線,通常訊號線寬為:0.2~0.3mm,最經細寬度可達0.05~0.07mm,電源線為1.2~2.5 mm

對數位電路的PCB可用寬的地導線組成一個迴路,即構成一個地網來使用(類比電路的地不能這樣使用)

用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連線作為地線用。或是做成多層板,電源,地線各佔用一層。

2.數位電路與類比電路的共地處理

現在有許多PCB不再是單一功能電路(數字或類比電路),而是由數位電路和類比電路混合構成的。因此在佈線時就需要考慮它們之間互相干擾問題,特別是地線上的噪音干擾。

數位電路的頻率高,類比電路的敏感度強,對訊號線來說,高頻的訊號線儘可能遠離敏感的類比電路器件,對地線來說,整人PCB對外界只有一個結點,所以必須在PCB內部進行處理數。模共地的問題,而在板內部數字地和模擬地實際上是分開的它們之間互不相連,只是在PCB與外界連線的介面處(如插頭等)。數字地與模擬地有一點短接,請注意,只有一個連線點。也有在PCB上不共地的,這由系統設計來決定。

3.訊號線布在電(地)層上

在多層印製板佈線時,由於在訊號線層沒有布完的線剩下已經不多,再多加層數就會造成浪費也會給生產增加一定的工作量,成本也相應增加了,為解決這個矛盾,可以考慮在電(地)層上進行佈線。首先應考慮用電源層,其次才是地層。因為最好是保留地層的完整性。

4.大面積導體中連線腿的處理

在大面積的接地(電)中,常用元器件的腿與其連線,對連線腿的處理需要進行綜合的考慮,就電氣效能而言,元件腿的焊盤與銅面滿接為好,但對元件的焊接裝配就存在一些不良隱患如:①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣效能與工藝需要,做成十字花焊盤,稱之為熱隔離(heat shield)俗稱熱焊盤(Thermal),這樣,可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電(地)層腿的處理相同。

5.佈線中網路系統的作用

在許多CAD系統中,佈線是依據網路系統決定的。網格過密,通路雖然有所增加,但步進太小,圖場的資料量過大,這必然對裝置的存貯空間有更高的要求,同時也物件計算機類電子產品的運算速度有極大的影響。而有些通路是無效的,如被元件腿的焊盤佔用的或被安裝孔。定們孔所佔用的等。網格過疏,通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支援佈線的進行。

標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小於0.1英寸的整倍數,如:0.05英寸。0.025英寸。0.02英寸等。

6.設計規則檢查(DRC)

佈線設計完成後,需認真檢查佈線設計是否符合設計者所制定的規則,同時也需確認所制定的規則是否符合印製板生產工藝的需求,一般檢查有如下幾個方面:

線與線,線與元件焊盤,線與貫通孔,元件焊盤與貫通孔,貫通孔與貫通孔之間的距離是否合理,是否滿足生產要求。

電源線和地線的寬度是否合適,電源與地線之間是否緊耦合(低的波阻抗)?在PCB中是否還有能讓地線加寬的地方。

對於關鍵的訊號線是否採取了最佳措施,如長度最短,加保護線,輸入線及輸出線被明顯地分開。

類比電路和數位電路部分,是否有各自獨立的地線。

後加在PCB中的圖形(如圖示。註標)是否會造成訊號短路。

對一些不理想的線形進行修改。

在PCB上是否加有工藝線?阻焊是否符合生產工藝的要求,阻焊尺寸是否合適,字元標誌是否壓在器件焊盤上,以免影響電裝質量。

多層板中的電源地層的外框邊緣是否縮小,如電源地層的銅箔露出板外容易造成短路。概述

本文件的目的在於說明使用PADS的印製板設計軟體PowerPCB進行印製板設計的流程和一些注意事項,為一個工作組的設計人員提供設計規範,方便設計人員之間進行交流和相互檢查。

2.設計流程

PCB的設計流程分為網表輸入。規則設定。元器件佈局。佈線。檢查。複查。輸出六個步驟。

2.1網表輸入

網表輸入有兩種方法,一種是使用PowerLogic的OLE PowerPCB Connection功能,選擇Send Netlist,應用OLE功能,可以隨時保持原理圖和PCB圖的一致,儘量減少出錯的可能。另一種方法是直接在PowerPCB中裝載網表,選擇File->Import,將原理圖生成的網表輸入進來。

2.2規則設定

如果在原理圖設計階段就已經把PCB的設計規則設定好的話,就不用再進行設定

這些規則了,因為輸入網表時,設計規則已隨網表輸入進PowerPCB了。如果修改了設計規則,必須同步原理圖,保證原理圖和PCB的一致。除了設計規則和層定義外,還有一些規則需要設定,比如Pad Stacks,需要修改標準過孔的大校如果設計者新建了一個焊盤或過孔,一定要加上Layer 25。

注意:

PCB設計規則。層定義。過孔設定。CAM輸出設定已經作成預設啟動檔案,名稱為Default.stp,網表輸入進來以後,按照設計的實際情況,把電源網路和地分配給電源層和地層,並設定其它高階規則。在所有的規則都設定好以後,在PowerLogic中,使用OLE PowerPCB Connection的Rules From PCB功能,更新原理圖中的規則設定,保證原理圖和PCB圖的規則一致。

2.3元器件佈局

網表輸入以後,所有的元器件都會放在工作區的零點,重疊在一起,下一步的工作就是把這些元器件分開,按照一些規則擺放整齊,即元器件佈局。PowerPCB提供了兩種方法,手工佈局和自動佈局。2.3.1手工佈局

1.工具印製板的結構尺寸畫出板邊(Board Outline)。

2.將元器件分散(Disperse Components),元器件會排列在板邊的周圍。

3.把元器件一個一個地移動。旋轉,放到板邊以內,按照一定的規則擺放整齊。

2.3.2自動佈局

PowerPCB提供了自動佈局和自動的區域性簇佈局,但對大多數的設計來說,效果並不理想,不推薦使用。2.3.3注意事項

a.佈局的首要原則是保證佈線的布通率,移動器件時注意飛線的連線,把有連線關係的器件放在一起

b.數字器件和模擬器件要分開,儘量遠離

c.去耦電容儘量靠近器件的VCC

d.放置器件時要考慮以後的焊接,不要太密集

e.多使用軟體提供的Array和Union功能,提高佈局的效率

2.4佈線

佈線的方式也有兩種,手工佈線和自動佈線。PowerPCB提供的手工佈線功能十分強大,包括自動推擠。線上設計規則檢查(DRC),自動佈線由Specctra的佈線引擎進行,通常這兩種方法配合使用,常用的步驟是手工—自動—手工。

2.4.1手工佈線

1.自動佈線前,先用手工布一些重要的網路,比如高頻時鐘。主電源等,這些網路往往對走線距離。線寬。線間距。遮蔽等有特殊的要求;另外一些特殊封裝,如BGA,自動佈線很難布得有規則,也要用手工佈線。

2.自動佈線以後,還要用手工佈線對PCB的走線進行調整。

2.4.2自動佈線

手工佈線結束以後,剩下的網路就交給自動佈線器來自布。選擇Tools->SPECCTRA,啟動Specctra佈線器的介面,設定好DO檔案,按Continue就啟動了Specctra佈線器自動佈線,結束後如果布通率為100%,那麼就可以進行手工調整佈線了;如果不到100%,說明佈局或手工佈線有問題,需要調整佈局或手工佈線,直至全部布通為止。

2.4.3注意事項

a.電源線和地線儘量加粗

b.去耦電容儘量與VCC直接連線

c.設定Specctra的DO檔案時,首先新增Protect all wires命令,保護手工布的線不被自動佈線器重布

d.如果有混合電源層,應該將該層定義為Split/mixed Plane,在佈線之前將其分割,布完線之後,使用Pour Manager的Plane Connect進行覆銅

e.將所有的器件管腳設定為熱焊盤方式,做法是將Filter設為Pins,選中所有的管腳,修改屬性,在Thermal選項前打勾

f.手動佈線時把DRC選項開啟,使用動態佈線(Dynamic Route)

2.5檢查

檢查的專案有間距(Clearance).連線性(Connectivity).高速規則(High Speed)和電源層(Plane),這些專案可以選擇Tools->Verify Design進行。如果設定了高速規則,必須檢查,否則可以跳過這一項。檢查出錯誤,必須修改佈局和佈線。

注意:

有些錯誤可以忽略,例如有些接外掛的Outline的一部分放在了板框外,檢查間距時會出錯;另外每次修改過走線和過孔之後,都要重新覆銅一次。

2.6複查

複查根據“PCB檢查表”,內容包括設計規則,層定義。線寬。間距。焊盤。過孔設定;還要重點複查器件佈局的合理性,電源。地線網路的走線,高速時鐘網路的走線與遮蔽,去耦電容的擺放和連線等。複查不合格,設計者要修改佈局和佈線,合格之後,複查者和設計者分別簽字。

2.7設計輸出

PCB設計可以輸出到印表機或輸出光繪檔案。印表機可以把PCB分層列印,便於設計者和複查者檢查;光繪檔案交給制板廠家,生產印製板。光繪檔案的輸出十分重要,關係到這次設計的成敗,下面將著重說明輸出光繪檔案的注意事項。

a.需要輸出的層有佈線層(包括頂層。底層。中間佈線層).電源層(包括VCC層和GND層).絲印層(包括頂層絲英底層絲印).阻焊層(包括頂層阻焊和底層阻焊),另外還要生成鑽孔檔案(NC Drill)

b.如果電源層設定為Split/Mixed,那麼在Add document.口的document.選擇Routing,並且每次輸出光繪檔案之前,都要對PCB圖使用Pour Manager的Plane Connect進行覆銅;如果設定為CAM Plane,則選擇Plane,在設定Layer項的時候,要把Layer25加上,在Layer25層中選擇Pads和Viasc.在裝置設定視窗(按Device Setup),將Aperture的值改為199

d.在設定每層的Layer時,將Board Outline選上

e.設定絲印層的Layer時,不要選擇Part Type,選擇頂層(底層)和絲印層的Outline.Text.Line

f.設定阻焊層的Layer時,選擇過孔表示過孔上不加阻焊,不選過孔表示家阻焊,視具體情況確定

g.生成鑽孔檔案時,使用PowerPCB的預設設定,不要作任何改動

h.所有光繪檔案輸出以後,用CAM350開啟並列印,由設計者和複查者根據“PCB檢查表”檢查

過孔(via)是多層PCB的重要組成部分之一,鑽孔的費用通常佔PCB制板費用的30%到40%。簡單的說來,PCB上的每一個孔都可以稱之為過孔。從作用上看,過孔可以分成兩類:一是用作各層間的電氣連線;二是用作器件的固定或定位。如果從工藝製程上來說,這些過孔一般又分為三類,即盲孔(blind via).埋孔(buried via)和通孔(through via)。盲孔位於印刷線路板的頂層和底層表面,具有一定深度,用於表層線路和下面的內層線路的連線,孔的深度通常不超過一定的比率(孔徑)。埋孔是指位於印刷線路板內層的連線孔,它不會延伸到線路板的表面。上述兩類孔都位於線路板的內層,層壓前利用通孔成型工藝完成,在過孔形成過程中可能還會重疊做好幾個內層。第三種稱為通孔,這種孔穿過整個線路板,可用於實現內部互連或作為元件的安裝定位孔。由於通孔在工藝上更易於實現,成本較低,所以絕大部分印刷電路板均使用它,而不用另外兩種過孔。以下所說的過孔,沒有特殊說明的,均作為通孔考慮。

從設計的角度來看,一個過孔主要由兩個部分組成,一是中間的鑽孔(drill hole),二是鑽孔周圍的焊盤區,見下圖。這兩部分的尺寸大小決定了過孔的大校很顯然,在高速,高密度的PCB設計時,設計者總是希望過孔越小越好,這樣板上可以留有更多的佈線空間,此外,過孔越小,其自身的寄生電容也越小,更適合用於高速電路。但孔尺寸的減小同時帶來了成本的增加,而且過孔的尺寸不可能無限制的減小,它受到鑽孔(drill)和電鍍(plating)等工藝技術的限制:孔越小,鑽孔需花費的時間越長,也越容易偏離中心位置;且當孔的深度超過鑽孔直徑的6倍時,就無法保證孔壁能均勻鍍銅。比如,現在正常的一塊6層PCB板的厚度(通孔深度)為50Mil左右,所以PCB廠家能提供的鑽孔直徑最小隻能達到8Mil。

二。過孔的寄生電容

過孔本身存在著對地的寄生電容,如果已知過孔在鋪地層上的隔離孔直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材介電常數為ε,則過孔的寄生電容大小近似於:

C=1.41εTD1/(D2-D1)

過孔的寄生電容會給電路造成的主要影響是延長了訊號的上升時間,降低了電路的速度。舉例來說,對於一塊厚度為50Mil的PCB板,如果使用內徑為10Mil,焊盤直徑為20Mil的過孔,焊盤與地鋪銅區的距離為32Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是:C=1.41×4.4×0.050×0.020/(0.032-0.020)=0.517pF,這部分電容引起的上升時間變化量為:T10-90=2.2C(Z0/2)=2.2×0.517x(55/2)=31.28ps。從這些數值可以看出,儘管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯,但是如果走線中多次使用過孔進行層間的切換,設計者還是要慎重考慮的。

三。過孔的寄生電感

同樣,過孔存在寄生電容的同時也存在著寄生電感,在高速數位電路的設計中,過孔的寄生電感帶來的危害往往大於寄生電容的影響。它的寄生串聯電感會削弱旁路電容的貢獻,減弱整個電源系統的濾波效用。我們可以用下面的公式來簡單地計算一個過孔近似的寄生電感:

L=5.08h[ln(4h/d) 1]其中L指過孔的電感,h是過孔的長度,d是中心鑽孔的直徑。從式中可以看出,過孔的直徑對電感的影響較小,而對電感影響最大的是過孔的長度。仍然採用上面的例子,可以計算出過孔的電感為:L=5.08×0.050[ln(4×0.050/0.010) 1]=1.015nH。如果訊號的上升時間是1ns,那麼其等效阻抗大小為:XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過已經不能夠被忽略,特別要注意,旁路電容在連線電源層和地層的時候需要通過兩個過孔,這樣過孔的寄生電感就會成倍增加。

四。高速PCB中的過孔設計

通過上面對過孔寄生特性的分析,我們可以看到,在高速PCB設計中,看似簡單的過

孔往往也會給電路的設計帶來很大的負面效應。為了減小過孔的寄生效應帶來的不利影響,在設計中可以儘量做到:

1.從成本和訊號質量兩方面考慮,選擇合理尺寸的過孔大校比如對6-10層的內

存模組PCB設計來說,選用10/20Mil(鑽孔/焊盤)的過孔較好,對於一些高密度的小尺寸的板子,也可以嘗試使用8/18Mil的過孔。目前技術條件下,很難使用更小尺寸的過孔了。對於電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗。

2.上面討論的兩個公式可以得出,使用較薄的PCB板有利於減小過孔的兩種寄

生引數。

3.PCB板上的訊號走線儘量不換層,也就是說盡量不要使用不必要的過孔。

4.電源和地的管腳要就近打過孔,過孔和管腳之間的引線越短越好,因為它們會

導致電感的增加。同時電源和地的引線要儘可能粗,以減少阻抗。

5.在訊號換層的過孔附近放置一些接地的過孔,以便為訊號提供最近的迴路。甚至可以在PCB板上大量放置一些多餘的接地過孔。當然,在設計時還需要靈活多變。前面討論的過孔模型是每層均有焊盤的情況,也有的時候,我們可以將某些層的焊盤減小甚至去掉。特別是在過孔密度非常大的情況下,可能會導致在鋪銅層形成一個隔斷迴路的斷槽,解決這樣的問題除了移動過孔的位置,我們還可以考慮將過孔在該鋪銅層的焊盤尺寸減校問:從WORD檔案中拷貝出來的符號,為什麼不能夠在PROTEL中正常顯示覆:請問你是在SCH環境,還是在PCB環境,在PCB環境是有一些特殊字元不能顯示,因為那時保留字。

問:net名與port同名,pcb中可否連線

答覆:可以,PROTEL可以多種方式生成網路,當你在在層次圖中以port-port時,每張線路圖可以用相同的NET名,它們不會因網路名是一樣而連線。但請不要使用電源埠,因為那是全域性的。

問::請問在PROTEL99SE中匯入PADS檔案,為何焊盤屬性改了

復:這多是因為兩種軟體和每種版本之間的差異造成,通常做一下手工體調整就可以了。

問:請問楊大蝦:為何通過軟體把power logic的原理圖轉化成protel後,在protel中無法進行屬性修改,只要一修改,要不不現實,要不就是全顯示屬性?謝謝!

復:如全顯示,可以做一個全域性性編輯,只顯示希望的部分。

問:請教鋪銅的原則?

復:鋪銅一般應該在你的安全間距的2倍以上。這是LAYOUT的常規知識。

問:請問Potel DXP在自動佈局方面有無改進?匯入封裝時能否根據原理圖的佈局自動排開?

復:PCB佈局與原理圖佈局沒有一定的內在必然聯絡,故此,Potel DXP在自動佈局時不會根據原理圖的佈局自動排開。(根據子圖建立的元件類,可以幫助PCB佈局依據原理圖的連線)。

問:請問訊號完整性分析的資料在什麼地方購買

復:Protel軟體配有詳細的訊號完整性分析手冊。

問:為何鋪銅,檔案哪麼大?有何方法?

復:鋪銅資料量大可以理解。但如果是過大,可能是您的設定不太科學。

問:有什麼辦法讓原理圖的圖形符號可以縮放嗎?

復:不可以。

問:PROTEL模擬可進行原理性論證,如有詳細模型可以得到好的結果

復:PROTEL模擬完全相容Spice模型,可以從器件廠商處獲得免費Spice模型,進行模擬。PROTEL也提供建模方法,具有專業模擬知識,可建立有效的模型。

問:99SE中如何加入漢字,如果漢化後好象少了不少東西! 3-28 14:17:0但確實少了不少功能!

復:可能是漢化的版本不對。

問:如何製作一個孔為2*4MM外徑為6MM的焊盤?

復:在機械層標註方孔尺寸。與製版商溝通具體要求。

問:我知道,但是在內電層如何把電源和地與內電層連線。沒有網路表,如果有網路表就沒有問題了

復:利用from-to類生成網路連線

問:還想請教一下99se中橢圓型焊盤如何製作?放置連續焊盤的方法不可取,線路板廠家不樂意。可否在下一版中加入這個設定項?

復:在建庫元件時,可以利用非焊盤的圖素形成所要的焊盤形狀。在進行PCB設計時使其具有相同網路屬性。我們可以向Protel公司建議。

問:如何免費獲取以前的原理相簿和pcb庫

復:那你可以的http://WWW.PROTEL.COM

問:剛才本人提了個在覆銅上如何寫上空心(不覆銅)的文字,專家回答先寫字,再覆銅,然後冊除字,可是本人試了一下,刪除字後,空的沒有,被覆銅覆蓋了,請問專家是否搞錯了,你能不能試一下

復:字必須用PROTEL99SE提供的放置中文的辦法,然後將中文(英文)字解除元件,(因為那是一個元件)將安全間距設定成1MIL,再覆銅,然後移動覆銅,程式會詢問是否重新覆銅,回答NO。

問:畫原理圖時,如何元件的引腳次序?

復:原理圖建庫時,有強大的檢查功能,可以檢查序號,重複,缺漏等。也可以使用陣列排放的功能,一次性放置規律性的引腳。

問:protel99se6自動佈線後,在整合塊的引腳附近會出現雜亂的走線,像毛刺一般,有時甚至是三角形的走線,需要進行大量手工修正,這種問題怎麼避免?

復:合理設定元件網格,再次優化走線。

問:用PROTEL畫圖,反覆修改後,發現檔案體積非常大(虛腫),匯出後再匯入就小了許多。為什麼??有其他辦法為檔案瘦身嗎?

復:其實那時因為PROTEL的鋪銅是線條組成的原因造成的,因智慧財產權問題,不能使用PADS裡的“灌水”功能,但它有它的好處,就是可以自動刪除“死銅”。致與檔案大,你用WINZIP壓縮一下就很校不會影響你的檔案傳送。

問:請問:在同一條導線上,怎樣讓它不同部分寬度不一樣,而且顯得連續美觀?謝謝!

復:不能自動完成,可以利用編輯技巧實現。

liaohm問:如何將一段圓弧進行幾等分?

fanglin163答覆:利用常規的幾何知識嘛。EDA只是工具

問:protel裡用的HDL是普通的VHDL

復:Protel PLD不是,Protel FPGA是。

問:補淚滴後再鋪銅,有時鋪出來的網格會殘缺,怎麼辦?

復:那是因為你在補淚滴時設定了熱隔離帶原因,你只需要注意安全間距與熱隔離帶方式。也可以用修補的辦法。

問:可不可以做不對稱焊盤?拖動佈線時相連的線保持原來的角度一起拖動?

復:可以做不對稱焊盤。拖動佈線時相連的線不能直接保持原來的角度一起拖動。

問:請問當Protel發揮到及至時,是否能達到高階EDA軟體同樣的效果

復:視設計而定。

問:Protel DXP的自動佈線效果是否可以達到原ACCEL的水平?

復:有過之而無不及。

問:protel的pld功能好象不支援流行的HDL語言?

復:Protel PLD使用的Cupl語言,也是一種HDL語言。下一版本可以直接用VHDL語言輸入。

問:PCB裡面的3D功能對硬體有何要求?

復:需要支援OpenGL.

問:如何將一塊實物硬製版的佈線快速。原封不動地做到電腦之中?

復:最快的辦法就是掃描,然後用BMP2PCB程式轉換成膠片檔案,然後再修改,但你的PCB精度必須在0.2MM以上。BMP2PCB程式可在21IC上下載,你的線路板必須用沙紙打的非常光亮才能成功。

問:直接畫PCB板時,如何為一個電路接點定義網路名?

復:在Net編輯對話方塊中設定。

問:怎麼讓做的資料中有孔徑顯示或符號標誌,同allego一樣

復:在輸出中有選項,可以產生鑽孔統計及各種孔徑符號。

問:自動佈線的鎖定功能不好用,系統有的會重布,不知道怎麼回事?

復:最新的版本無此類問題。

問:如何實現多個原器件的整體翻轉

復:一次選中所要翻轉的元件。

問:我用的p 99版加入漢字就宕機,是什麼原因?

復:應是D版所致。

問:powpcb的檔案怎樣用PROTEL開啟?

復:先新建一PCB檔案,然後使用匯入功能達到。

問:怎樣從PROTEL99中匯入GERBER檔案

復:Protel pcb只能匯入自己的Gerber,而Protel的CAM可以匯入其它格式的Gerber.

問:如何把布好PCB走線的細線條部分地改為粗線條

復:雙擊修改 全域性編輯。注意匹配條件。修改規則使之適應新線寬。

問:如何修改一個積體電路封裝內的焊盤尺寸?若全域性修改的話應如何設定?

復:全部選定,進行全域性編輯

問:如何修改一個積體電路封裝內的焊盤尺寸?

復:在庫中修改一個積體電路封裝內的焊盤尺寸大家都知道,在PCB板上也可以修改。(先在元件屬性中解鎖)。

問:能否在做PCB時對元件符號的某些部分加以修改或刪除?

復:在元件屬性中去掉元件鎖定,就可在PCB中編輯元件,並且不會影響庫中元件。

問:該焊盤為地線,包地之後,該焊盤與地所連線如何設定寬度

復:包地前設定與焊盤的連線方式

問:為何99se儲存時要改為工程專案的格式?

復:便於檔案管理。

問:如何去掉PCB上元件的如電阻阻值,電容大小等等,要一個個去掉嗎,有沒有快捷方法

復:使用全域性編輯,同一層全部隱藏

問:能告訴將要推出的新版本的PROTEL的名稱嗎?簡單介紹一下有哪些新功能?protel手動佈線的推擠能力太弱!

復:Protel DXP,在模擬和佈線方面會有大的提高。

問:如何把敷銅區中的分離的小塊敷銅除去

復:在敷銅時選擇"去除死銅"

問:VDD和GND都用焊盤連到哪兒了,怎麼看不到呀

復:開啟網路標號顯示。

問:在PCB中有畫弧線?在畫完直線,接著直接可以畫弧線具體如DOS版弧線模式那樣!能實現嗎?能的話,如何設定?

復:可以,使用shift 空格可以切換佈線形式

問:protel99se9層次圖的總圖用edit\export spread生成電子表格的時候,卻沒有生成各分圖紙裡面的元件及對應標號。封裝等。如果想用電子表格的方式一次性修改全部圖紙的封裝,再更新原理圖,該怎麼作?

復:點中相應的選項即可。

問:protel99se6的PCB通過specctra interface匯出到specctra10.1裡面,發現那些沒有網路標號的焊盤都不見了,結果specctra就從那些實際有焊盤的地方走線,布得一塌糊塗,這種情況如何避免?

復:凡涉及到兩種軟體的匯入/匯出,多數需要人工做一些調整。

問:在開啟內電層時,放置元件和過孔等時,好像和內電層短接在一起了,是否正確

復:內電層顯示出的效果與實際的縛銅效果相反,所以是正確的

問:protel的執行速度太慢,太耗記憶體了,這是為什麼?而如allegro那麼大的系統,執行起來卻很流暢!

復:最新的Protel軟體已不是完成一個簡單的PCB設計,而是系統設計,包括檔案管理。3D分析等。只要PIII,128M以上記憶體,Protel亦可執行如飛。

問:如何自動佈線中加盲,埋孔?

復:設定自動佈線規則時允許新增盲孔和埋孔

問:3D的功能對硬體有什麼要求?謝謝,我的好象不行

復:請把金山詞霸關掉

問:補淚滴可以一個一個加嗎?

復:當然可以

問:請問在PROTEL99SE中倒入PADS檔案,為何焊盤屬性改了,

復:這類問題,一般都需要手工做調整,如修改屬性等。

問:protell99se能否開啟orcad格式的檔案,如不能以後是否會考慮新增這一功能?

復:現在可以開啟。

問:在99SEPCB板中加入漢字沒發加,但漢化後SE少了不少東西!

復:可能是安裝的檔案與配置不正確。

問:SE在選單漢化後,在哪兒啟動3D功能?

復:您說的是View3D介面嗎,請在系統選單(左邊大箭頭下)啟動。

問:請問如何畫內孔不是圓形的焊盤???

復:不行。

問:在PCB中有幾種走線模式?我的計算機只有兩種,通過空格來切換

復:Shift+空格

問:請問:對於某些可能有較大電流的線,如果我希望線上不塗綠油,以便我在其上上錫,以增大電流。我該怎麼設計?謝謝!

復:可以簡單地在阻焊層放置您想要的上錫的形狀。

問:如何連續畫弧線,用畫園的方法每個彎畫個園嗎?

復:不用,直接用圓弧畫。

問:如何鎖定一條佈線?

復:先選中這個網路,然後在屬性裡改。

問:隨著每次修改的次數越來越多,protel檔案也越來越大,請問怎麼可以讓他檔案尺寸變小呢?

復:在系統選單中有資料庫工具。(Fiel選單左邊的大箭頭下)。

wangjinfeng問:請問PROTEL中畫PCB板如何設定採用匯流排方式佈線?

高英凱答覆:Shift+空格。

問:如何利用protel的PLD功能編寫GAL16V8程式?

復:利用protel的PLD功能編寫GAL16V8程式比較簡單,直接使用Cupl DHL硬體描述語言就可以程式設計了。幫助裡有例項。Step by step.

問:我用99se6布一塊4層板子,布了一個小時又二十分鐘布到99.6%,但再過來11小時多以後卻只布到99.9%!不得已讓它停止了

復:對剩下的幾個Net,做一下手工預布,剩下的再自動,可達到100%的布通。

問:在pcb多層電路板設計中,如何設定內電層?前提是完全手工佈局和佈線。

復:有專門的選單設定。

問:protel PCB圖可否輸出其它檔案格式,如HyperLynx的?它的幫助檔案中說可以,但是在選單中卻沒有這個選項

復:現在Protel自帶有PCB訊號分析功能。

問:請問pcb裡不同的net,最後怎麼讓他們連在一起?

復:最好不要這麼做,應該先改原理圖,按規矩來,別人接手容易些。

問:自動佈線前如何把先布的線鎖定??一個一個選麼?

復:99SE中的鎖定預佈線功能很好,不用一個一個地選,只要在自動佈線設定中點一個勾就可以了。

問:PSPICE的功能有沒有改變

復:在Protel即將推出的新版本中,模擬功能會有大的提升。

問:如何使用Protel 99se的PLD模擬功能?

復:首先要有模擬輸入檔案(.si),其次在configure中要選擇Absolute ABS選項,編譯成功後,可模擬。看模擬輸出檔案。

問:protel.ddb歷史記錄如和刪

復:先刪除至回收戰,然後清空回收站。

問:自動佈線為什麼會修改事先已布的線而且把它們認為沒有布過重新布了而設定我也正確了?

復:把先布的線鎖定。應該就可以了。

問:佈線後有的線在視覺上明顯太差,PROTEL這樣佈線有他的道理嗎(電氣上)

復:僅僅通過自動佈線,任何一個佈線器的結果都不會太美觀。

問:可以在焊盤屬性中修改焊盤的X和Y的尺寸

復:可以。

問:protel99se後有沒推出新的版本?

復:即將推出。該版本耗時2年多,無論在功能。規模上都與Protel99SE,有極大的飛躍。

問:99se的3d功能能更增進些嗎?好像只能從正面看!其外形能自己做嗎?

復:3D圖形可以用 Ctrl 上,下,左,右鍵翻轉一定的角度。不過用處不大,顯示卡要好才行。

問:有沒有設方孔的好辦法?除了在機械層上畫。

復:可以,在Multi Layer上設定。

問:一個問題:填充時,假設佈線規則中間距為20mil,但我有些器件要求100mil間距,怎樣才能自動填充?

復:可以在design->rules->clearance constraint里加

問:在protel中能否用orcad原理圖

復:需要將orcad原理圖生成protel支援的網表檔案,再由protel開啟即可。

問:請問多層電路板是否可以用自動佈線

復:可以的,跟雙面板一樣的,設定好就行了。

一。印刷線路元件佈局結構設計討論

一臺效能優良的儀器,除選擇高質量的元器件,合理的電路外,印刷線路板的元件佈局和電氣連線方向的正確結構設計是決定儀器能否可靠工作的一個關鍵問題,對同一種元件和引數的電路,由於元件佈局設計和電氣連線方向的不同會產生不同的結果,其結果可能存在很大的差異。因而,必須把如何正確設計印刷線路板元件佈局的結構和正確選擇佈線方向及整體儀器的工藝結構三方面聯合起來考慮,合理的工藝結構,既可消除因佈線不當而產生的噪聲干擾,同時便於生產中的安裝。除錯與檢修等。

下面我們針對上述問題進行討論,由於優良“結構”沒有一個嚴格的“定義”和“模式”,因而下面討論,只起拋磚引玉的作用,僅供參考。每一種儀器的結構必須根據具體要求(電氣效能。整機結構安裝及面板佈局等要求),採取相應的結構設計方案,並對幾種可行設計方案進行比較和反覆修改。印刷板電源。地匯流排的佈線結構選擇-系統結構:類比電路和數位電路在元件佈局圖的設計和佈線方法上有許多相同和不同之處。類比電路中,由於放大器的存在,由佈線產生的極小噪聲電壓,都會引起輸出訊號的嚴重失真,在數位電路中,TTL噪聲容限為0.4V~0.6V,CMOS噪聲容限為Vcc的0.3~0.45倍,故數位電路具有較強的抗干擾的能力。良好的電源和地匯流排方式的合理選擇是儀器可靠工作的重要保證,相當多的干擾源是通過電源和地匯流排產生的,其中地線引起的噪聲干擾最大。

二。印刷電路板圖設計的基本原則要求

1.印刷電路板的設計,從確定板的尺寸大小開始,印刷電路板的尺寸因受機箱外殼大小限制,以能恰好安放入外殼內為宜,其次,應考慮印刷電路板與外接元器件(主要是電位器。插口或另外印刷電路板)的連線方式。印刷電路板與外接元件一般是通過塑料導線或金屬隔離線進行連線。但有時也設計成插座形式。即:在裝置內安裝一個插入式印刷電路板要留出充當插口的接觸位置。對於安裝在印刷電路板上的較大的元件,要加金屬附件固定,以提高耐振。耐衝擊效能。

2.佈線圖設計的基本方法

首先需要對所選用元件器及各種插座的規格。尺寸。面積等有完全的瞭解;對各部件的位置安排作合理的。仔細的考慮,主要是從電磁場相容性。抗干擾的角度,走線短,交叉少,電源,地的路徑及去耦等方面考慮。各部件位置定出後,就是各部件的連線,按照電路圖連線有關引腳,完成的方法有多種,印刷線路圖的設計有計算機輔助設計與手工設計方法兩種。

最原始的是手工排列布圖。這比較費事,往往要反覆幾次,才能最後完成,這在沒有其它繪圖裝置時也可以,這種手工排列布圖方法對剛學習印刷板圖設計者來說也是很有幫助的。計算機輔助製圖,現在有多種繪圖軟體,功能各異,但總的說來,繪製。修改較方便,並且可以存檔貯存和打櫻

接著,確定印刷電路板所需的尺寸,並按原理圖,將各個元器件位置初步確定下來,然後經過不斷調整使佈局更加合理,印刷電路板中各元件之間的接線安排方式如下:

(1)印刷電路中不允許有交叉電路,對於可能交叉的線條,可以用“鑽”。“繞”兩種辦法解決。即,讓某引線從別的電阻。電容。三極體腳下的空隙處“鑽”過去,或從可能交叉的某條引線的一端“繞”過去,在特殊情況下如何電路很複雜,為簡化設計也允許用導線跨接,解決交叉電路問題。

(2)電阻。二極體。管狀電容器等元件有“立式”,“臥式”兩種安裝方式。立式指的是元件體垂直於電路板安裝。焊接,其優點是節省空間,臥式指的是元件體平行並緊貼於電路板安裝,焊接,其優點是元件安裝的機械強度較好。這兩種不同的安裝元件,印刷電路板上的元件孔距是不一樣的。

(3)同一級電路的接地點應儘量靠近,並且本級電路的電源濾波電容也應接在該級接地點上。特別是本級電晶體基極。發射極的接地點不能離得太遠,否則因兩個接地點間的銅箔太長會引起干擾與自激,採用這樣“一點接地法”的電路,工作較穩定,不易自激。

(4)總地線必須嚴格按高頻-中頻-低頻一級級地按弱電到強電的順序排列原則,切不可隨便翻來覆去亂接,級與級間寧肯可接線長點,也要遵守這一規定。特別是變頻頭。再生頭。調頻頭的接地線安排要求更為嚴格,如有不當就會產生自激以致無法工作。調頻頭等高頻電路常採用大面積包圍式地線,以保證有良好的遮蔽效果。

(5)強電流引線(公共地線,功放電源引線等)應儘可能寬些,以降低佈線電阻及其電壓降,可減小寄生耦合而產生的自激。

(6)阻抗高的走線儘量短,阻抗低的走線可長一些,因為阻抗高的走線容易發笛和吸收訊號,引起電路不穩定。電源線。地線。無反饋元件的基極走線。發射極引線等均屬低阻抗走線,射極跟隨器的基極走線。收錄機兩個聲道的地線必須分開,各自成一路,一直到功效末端再合起來,如兩路地線連來連去,極易產生串音,使分離度下降。

三。印刷板圖設計中應注意下列幾點

1.佈線方向:從焊接面看,元件的排列方位儘可能保持與原理圖相一致,佈線方向最好與電路圖走線方向相一致,因生產過程中通常需要在焊接面進行各種引數的檢測,故這樣做便於生產中的檢查,除錯及檢修(注:指在滿足電路效能及整機安裝與面板佈局要求的前提下)。

2.各元件排列,分佈要合理和均勻,力求整齊,美觀,結構嚴謹的工藝要求。

3.電阻,二極體的放置方式:分為平放與豎放兩種:

(1)平放:當電路元件數量不多,而且電路板尺寸較大的情況下,一般是採用平放較好;對於1/4W以下的電阻平放時,兩個焊盤間的距離一般取4/10英寸,1/2W的電阻平放時,兩焊盤的間距一般取5/10英寸;二極體平放時,1N400X系列整流管,一般取3/10英寸;1N540X系列整流管,一般取4~5/10英寸。

(2)豎放:當電路元件數較多,而且電路板尺寸不大的情況下,一般是採用豎放,豎放時兩個焊盤的間距一般取1~2/10英寸。

4.電位器:IC座的放置原則

(1)電位器:在穩壓器中用來調節輸出電壓,故設計電位器應滿足順時針調節時輸出電壓升高,反時針調節器節時輸出電壓降低;在可調恆流充電器中電位器用來調節充電電流折大小,設計電位器時應滿足順時針調節時,電流增大。電位器安放位軒應當滿中整機結構安裝及面板佈局的要求,因此應儘可能放軒在板的邊緣,旋轉柄朝外。

(2)IC座:設計印刷板圖時,在使用IC座的場合下,一定要特別注意IC座上定位槽放置的方位是否正確,並注意各個IC腳位是否正確,例如第1腳只能位於IC座的右下角線或者左上角,而且緊靠定位槽(從焊接面看)。

5.進出接線端佈置

(1)相關聯的兩引線端不要距離太大,一般為2~3/10英寸左右較合適。

(2)進出線端儘可能集中在1至2個側面,不要太過離散。

6.設計佈線圖時要注意管腳排列順序,元件腳間距要合理。

7.在保證電路效能要求的前提下,設計時應力求走線合理,少用外接跨線,並按一定順充要求走線,力求直觀,便於安裝,高度和檢修。

8.設計佈線圖時走線儘量少拐彎,力求線條簡單明瞭。

9.佈線條寬窄和線條間距要適中,電容器兩焊盤間距應儘可能與電容引線腳的間距相符;

10.設計應按一定順序方向進行,例如可以由左往右和由上而下的順序進行.