EMC設計(schematic and PCB layout)

NO IMAGE

                     作者:   Timothy Huang Nov20, 2008
                                          EMC engineer Design  XX R&D.LTD
1,CLK
a晶振時鐘  從layout上去check。晶振的引線要短直,不可跳層,底部要加地平面。要有完整的參考平面,晶振要與周圍高速元件保持足夠的間距,防止其它訊號干擾晶振。
b主晶片出來的時鐘,其他IC的時鐘(audio,memory..)
檢查所有的時鐘線,檢查頻率高的CLK,採用加30P-15P電容或端接電阻
要考慮CLK時鐘訊號的頻率是多少。重點檢查頻率比較高的CLK,CLK走線避免過多的via,每個via都要加對地via,暴露在外部層的CLK要短,避免引起不必要的EMI問題,內層的所有CLK都要有參考平面,參考平面不可被分割。
2.訊號線
主晶片data線,address等
檢查訊號線時,要清楚所查訊號線的功能與工作頻率。
檢查data,adderss線有無端接電阻端接電阻要靠近源端放置.所有高速訊號線要有完整的參考平面,避免過多的跳層。
敏感線(埠),使能端,reset等
預留100p電容防ESD
或串小電阻限流及並電容。在電流變化的高速訊號線中預留0603/bead。
注意:加保護地線時,只對低頻的訊號線有用,對於高頻訊號線的迴流路徑,只參考整個大的平面。
差分訊號線的走線:差分訊號線的走線原則是保持線間距一致,線長相同,via相同,儘量走直線,避免過多的拐角。
高速訊號線最好串聯端接電阻,位置一定要擺放在輸出端。注意高速訊號線走線間距為3H以上。
3.電源
a, DC-DC
b,晶片電源(模組,DDR2)
c,介面電源
對於一些IC頻率比較高的,選用去耦電容(0.1uf~100p),串聯bead.要檢查所有電源的濾波情況,特別是給高速IC供電的直流電壓,電源線上串聯0603的0電阻預留位置,並聯0.1uf的去耦電容
檢查所在濾波電容器的擺放。電容器連線源端的trace一定要短,接地端的trace一定要短,粗,為了更好的濾波效果
4.介面
要注意所有按鍵,卡,USB,LCD,AUDIO,VIDEO的ESD保護。
敏感ESD線要單獨走線,避免與其它線相隔太近。ESD保護器件最好採用多點接地。連線ESD器件的線要短粗。

5.GND
檢查所有的螺絲孔接地情況。
考慮ESD時,對於ESD敏感區有必要劃分一塊獨*立的GND,用bead與參考地串聯。
但如果機構的地做的好,可不用劃分開。